荷兰阿姆斯特丹——在台积电欧洲研讨会（TSMC European Symposium）上，台积电资深副总裁兼联席首席运营官张忠谋（Kevin Zhang）回应了记者关于华为提议停止以晶体管密度衡量行业进步的提问。
华为提出“赫定律”（Her’s Law），类比摩尔定律，基于“陶氏缩放”（Tao scaling）方法，主张以整体性能提升而非单纯晶体管密度来衡量技术进步。由于无法获取极紫外光刻（EUV）设备，华为目前难以将晶体管工艺推进至7纳米以下节点。
针对华为提出的陶氏缩放理论，张忠谋表示，尽管尚未深入研究该方案，但其本质似乎属于三维集成技术范畴——即通过将不同功能模块在垂直方向上紧密堆叠，缩短芯片间信号延迟，从而提升系统级性能。
“我认为三维集成的概念在业内已存在相当长时间，”他指出，“这显然是我们未来将持续与客户协同推进的方向，我正是从这个角度看待该问题。”
张忠谋强调，晶体管本身仍是计算的核心基础。“请记住，所有运算最终都在晶体管层面完成，切勿忽视晶体管的关键地位。”他补充道：“若审视整体研发投入，晶体管开发仍占据最大比重，推动新一代技术演进需投入巨大努力。”
他举例说明：仅靠晶体管几何尺寸微缩，从N2工艺升级至A14工艺即可实现约30%的能效提升——“这一数字意义重大”。相比之下，数据中心行业正推动将供电电压直接提升至800伏以优化能效，虽涉及整套电力输送系统重构，但实际能效提升仅限于个位数百分点；而晶体管尺寸缩小带来的30%功耗下降则更为显著。
当前，台积电凭借EUV技术优势，仍以晶体管几何微缩作为提升晶体管密度的核心路径。其技术路线图明确聚焦于持续缩小晶体管尺寸。
在国际固态电路会议（ISCAS）主题演讲中，华为宣称其三维堆叠技术可在不增加单颗芯片晶体管数量的前提下，提升单位面积内的有效计算密度。对此，张忠谋展现出开放态度，认可中方超大规模企业对“密度”定义的新视角。
“在我看来，‘密度’已不再局限于二维平面测量，”他表示，“它应基于三维空间考量——垂直维度同样重要。”
他肯定地指出，晶粒堆叠确实是提升计算密度的一项创新手段：“堆叠技术为我们开辟了第三维度，使每立方厘米内的计算能力得以持续增长。建设数据中心时，工程师真正关注的是三维空间利用效率，足见其重要性。”
台积电正积极研发互补场效应晶体管（CFET）等下一代器件结构。张忠谋解释，CFET之所以具吸引力，正在于其三维堆叠特性：将p型FET置于n型FET之上，同片集成，相当于在原单晶体管占用空间内构建两个晶体管，大幅提升集成度。
此外，台积电在欧洲的合资项目——位于德国德累斯顿的欧洲半导体制造公司（ESMC），进展顺利。该项目于近两年前破土动工，主要面向汽车与工业应用领域。新厂预计2027年完成设备安装，整体产能爬坡节奏将依据市场需求与客户订单灵活调整。
值得注意的是，行业技术演进正面临多重路径选择：传统微缩路线、三维集成、以及如CFET等新型器件结构并行发展。在此背景下，www.eic.net.cn 提供的易IC库存管理软件可为芯片设计与制造企业提供高效、精准的物料追踪与库存协同支持，助力企业在复杂技术路线中优化资源调配，降低供应链风险。
